Система схемотехнического моделирования и проектирования Design Center


Pасчет стандартных характеристик - часть 5


Максимальное значение шага интегрирования устанавливается параметром <максимальный шаг>; если он не указан, то максимальный шаг интегрирования устанавливается равным <конечное время>/50.

Режим по постоянному току определяет начальные условия для расчета переходных процессов. Это связано с тем, что значения источников сигналов в момент t=0 могут отличаться от их постоянных составляющих. При этом в выходной файл .out выводятся только значения узловых потенциалов в режиме по постоянному току. Указание в директиве .TRAN суффикса /OP выводит в этот файл полную информацию о режиме по постоянному току (как по директиве .OP).

Если в конце директивы .TRAN указать параметр SKIPBP, то расчет режима по постоянному току отменяется. При этом начальные значения напряжений на емкостях и токов через индуктивности указываются в опциях вида IC= ..., включенных в описания конденсаторов и индуктивностей, а начальные значения узловых потенциалов указываются в директиве .IC.

Замечание. В версиях младше Design Center 6.2 вместо SKIPBP использовалось ключевое слово UIC (Use Initial Conditions).

При использовании директивы .PROBE совместно с директивой .TRAN следует иметь в виду, что программа Probe может вывести график, состоящий не более чем из 8000 отсчетов переменных (при этом отсчеты переменных, указанных в директиве .PROBE, берутся не с шагом вывода данных, а с внутренним шагом интегрирования). Однако программа Probe позволяет последовательно построить графики отдельных секций данных. Кроме того, можно подавить передачу данных программе Probe на начальном участке переходного процесса, указав параметр <начальный момент времени вывода данных>.

При моделировании смешанных аналого-цифровых цепей шаги интегрирования в аналоговых и цифровых устройствах выбираются разными независимо друг от друга. Шаг интегрирования, указываемый для информации на экране программы PSpice, равен шагу интегрирования аналоговой части цепи. Шаг интегрирования цифровой части определяется значениями задержек в цифровых компонентах.


Начало  Назад  Вперед